IBM affirme avoir franchi un nouveau seuil dans la miniaturisation des semi-conducteurs avec une technologie de puce gravée à 0,7 nanomètre, soit 7 angströms. Baptisée nanostack, cette architecture expérimentale permettrait d’améliorer considérablement la densité de transistors, les performances et l’efficacité énergétique des futurs processeurs.
Près de 100 milliards de transistors sur une puce
Selon IBM, son prototype rassemble environ 100 milliards de transistors sur une surface comparable à celle d’un ongle. Cela représente près du double de la densité atteinte par sa précédente technologie 2 nm, dévoilée en 2021.
Le groupe évoque jusqu’à 50 % de performances supplémentaires ou 70 % d’efficacité énergétique en plus par rapport à ses puces 2 nm. Ces gains pourraient intéresser les centres de données, les serveurs d’intelligence artificielle, les supercalculateurs, mais aussi les appareils électroniques dont l’autonomie dépend directement de la consommation des composants.
La technologie nanostack empile les transistors en trois dimensions
La particularité de cette nouvelle approche repose sur un empilement vertical et décalé de transistors de type nanosheet. Au lieu de continuer à étendre les circuits sur une surface plane, IBM exploite la troisième dimension pour rapprocher les composants et multiplier leur nombre sans augmenter fortement la taille de la puce.
IBM précise toutefois que les appellations 2 nm ou 0,7 nm ne correspondent plus à une mesure physique unique. Elles désignent avant tout une génération technologique et un niveau de miniaturisation, alors que les structures réelles comportent plusieurs dimensions différentes.
Une production industrielle encore lointaine
Cette technologie de gravure reste encore au stade de la recherche. IBM estime que les premiers composants fondés sur cette architecture pourraient arriver en production dans environ cinq ans. « Nous ne fabriquons pas seulement des transistors plus petits, nous réinventons la manière de construire les puces », explique Jay Gambetta, directeur d’IBM Research.
Cette annonce montre surtout que la course à la finesse de gravure n’est pas terminée. À mesure que les puces approchent de l’échelle atomique, l’avenir du silicium dépendra moins des technologies de gravure classiques que de nouvelles architectures capables d’empiler, relier et optimiser les transistors autrement.
